车载高速4~24G SerDes IP
该IP核心面向汽车电子应用，支持4Gbps到24Gbps的速率范围，符合AEC-Q100汽车质量标准和ISO 26262功能安全要求。它提供高抗干扰性和温度稳定性，适用于自动驾驶系统、车载信息娱乐（IVI）和高级驾驶辅助系统（ADAS）。该产品已在意法半导体等客户的车规级芯片中批量部署，确保低延迟和高可靠性，并支持多种汽车协议（如Ethernet Automotive）。
IO Die
该IP核心是输入输出Die知识产权，用于管理和标准化芯片与外设之间的信号接口，支持多种高速协议（如SerDes、DDR）。它提供可配置的I/O接口，包括电压调整、时序控制和信号完整性优化，适用于ASIC和SoC设计。该产品已在复旦微电子等客户的定制芯片中集成，帮助降低系统复杂性并提升性能，特别是在高性能计算和存储系统中。
16G D2D IP
该IP核心实现16Gbps的Die-to-Die互连解决方案，专为Chiplet架构设计，支持芯片间的高速数据传输和异构集成。它提供低功耗、高带宽特性，并整合了错误检测和恢复机制。适用于先进封装技术（如2.5D/3D封装），用于高性能计算（HPC）和人工智能芯片中，帮助客户实现模块化设计。该技术已在多个半导体客户的量产芯片中得到应用。
PCIe5.0/6.0 IP
该IP核心提供PCI Express 5.0和6.0标准的实现，支持高达32 GT/s（PCIe 5.0）和64 GT/s（PCIe 6.0）的数据传输速率，用于服务器、存储系统和消费电子产品的高速互连。它集成了前向纠错（FEC）和低延迟设计，以提升系统性能和可靠性。该IP已在多个世界500强企业的芯片中部署，并支持可配置的链路宽度（如x1, x4, x16），适用于CPU、GPU和SSD控制器等应用场景。
PAM4 56G/112Gbps SerDes IP
该IP核心支持56Gbps和112Gbps的高速率串行数据传输，采用四级脉冲幅度调制（PAM4）技术，专为数据中心、人工智能加速器和5G基础设施设计。它提供低功耗、高可靠性和低误码率（BER）特性，支持多通道绑定（Lane Bonding）和自适应均衡（Adaptive Equalization），并兼容IEEE和OIF标准。晟联科是国内唯一掌握112G PAM4核心技术的团队，该IP已在思科、中兴等客户的交换机和路由器芯片中批量出货。
融资次数
3
员工数量
-
经营范围
一般项目：技术服务、技术开发、技术咨询、技术交流、技术转让、技术推广；集成电路设计。（除依法须经批准的项目外，凭营业执照依法自主开展经营活动）
主营业务
专注于高性能SerDes IP设计及相关解决方案的开发，包括标准协议IP和定制产品，服务于通信、计算和汽车等领域的全球客户。
晟联科（上海）技术有限公司
有限责任公司(港澳台投资、非独资)
￥1,811万
2022-09-21
CHAN KAI KEUNG
17601231554
addy.sun@etopus.com
中国（上海）自由贸易试验区临港新片区环湖西二路888号C楼