产品&解决方案
提供定制化芯片或Chiplets设计服务，集成如PAM4 SerDes、PCIe等高性能IP，根据客户特定需求开发。覆盖从IP授权到产品实现的全程服务。
针对汽车电子环境优化的SerDes IP，支持4Gbps至24Gbps速率，满足AEC-Q100等汽车级可靠性标准。适用于车载网络数据传输。
整合多种高速接口（如SerDes、PCIe）的输入输出核心设计解决方案，用于复杂系统单芯片（SoC）。提供标准化IP块，简化系统集成。
专门用于芯片间高速互联的IP，速率达16Gbps，支持先进封装如Chiplets技术。实现多芯片模块的协同工作。
提供兼容PCI Express第5代和第6代标准的接口IP，支持高速数据和命令传输，优化用于处理器与外设的连接。设计满足低延迟和高带宽需求。
基于DSP技术设计的序列器/解序列器IP，支持56Gbps和112Gbps数据传输速率，采用PAM4调制技术提高带宽效率。适用于高速数据通信系统，已通过行业验证并部署于全球网络设备。
该IP核心面向汽车电子应用，支持4Gbps到24Gbps的速率范围，符合AEC-Q100汽车质量标准和ISO 26262功能安全要求。它提供高抗干扰性和温度稳定性，适用于自动驾驶系统、车载信息娱乐（IVI）和高级驾驶辅助系统（ADAS）。该产品已在意法半导体等客户的车规级芯片中批量部署，确保低延迟和高可靠性，并支持多种汽车协议（如Ethernet Automotive）。
该IP核心是输入输出Die知识产权，用于管理和标准化芯片与外设之间的信号接口，支持多种高速协议（如SerDes、DDR）。它提供可配置的I/O接口，包括电压调整、时序控制和信号完整性优化，适用于ASIC和SoC设计。该产品已在复旦微电子等客户的定制芯片中集成，帮助降低系统复杂性并提升性能，特别是在高性能计算和存储系统中。
查看更多
融资次数
3
员工数量
-
公司简介
晟联科是一家半导体芯片设计公司，2014年在美国硅谷成立。公司专注于基于DSP的高性能SerDes IP及产品解决方案，包括PAM4 56G/112Gbps SerDes、PCIe5.0/6.0、16G D2D、IO Die、车载高速4~24G SerDes等高性能IP产品。公司是国内唯一自主研发和掌握112G PAM4 SerDes核心技术的团队。自成立以来，公司一直坚持自主研发IP，已形成了一系列具有自主知识产权的高速接口IP和基于高速接口IP的芯片/Chiplets定制产品，凭借着20多项中、美专利，构筑了完善的技术壁垒。公司IP及相应解决方案已在世界500强客户芯片和系统设备中批量出货，累计超过1亿条通道，客户覆盖思科、是德科技、意法半导体、中兴、复旦微等海内外知名企业。
经营范围
一般项目：技术服务、技术开发、技术咨询、技术交流、技术转让、技术推广；集成电路设计。（除依法须经批准的项目外，凭营业执照依法自主开展经营活动）
主营业务
专注于高性能SerDes IP设计及相关解决方案的开发，包括标准协议IP和定制产品，服务于通信、计算和汽车等领域的全球客户。
晟联科（上海）技术有限公司
有限责任公司(港澳台投资、非独资)
￥1,811万
2022-09-21
CHAN KAI KEUNG
17601231554
addy.sun@etopus.com
中国（上海）自由贸易试验区临港新片区环湖西二路888号C楼