车载高速SerDes (4~24G)
将高速SerDes技术延伸至汽车电子领域，开发满足AEC-Q100车规级要求、支持4Gbps至24Gbps速率范围的车载SerDes IP。该技术专注于解决汽车环境中特有的挑战，如极端温度范围、强电磁干扰（EMI/EMC）以及高可靠性需求，通常采用更鲁棒的调制方案和加固设计。
高速接口IP（PCIe, D2D）
基于其核心SerDes技术，开发出符合最新行业标准的高速接口IP，特别是支持PCIe 5.0/6.0协议和16G D2D（Die-to-Die）互连。PCIe IP提供高带宽、低延迟的片间或板间互连；D2D IP则专门优化了芯片裸片间极短距离的超高速、低功耗通信，适应Chiplet先进封装架构的需求，包含复杂的物理层和控制器设计。
112G PAM4 SerDes 核心技术
作为国内唯一自主研发并掌握112G PAM4 SerDes完整技术的团队，该技术是当前业界最高商用速率标准之一。它采用多电平调制（PAM4）在单通道上实现翻倍的数据吞吐量，攻克了包括高精度模数转换（ADC）、低抖动时钟恢复（CDR）、超低误码率（BER）设计以及复杂通道建模等关键挑战，确保在高损耗信道下的稳定运行。
基于DSP的高性能SerDes IP技术
核心技术在于利用先进的数字信号处理（DSP）技术实现高速串行解串器（SerDes），支持包括PAM4 56G/112Gbps等超高速率。该技术通过创新的自适应均衡算法（如连续时间线性均衡CTLE、判决反馈均衡DFE及前向纠错FEC）补偿通道损耗与信号畸变，实现高可靠性的信号完整性。DSP核心架构允许更高的灵活性及对工艺/电压/温度（PVT）变化的鲁棒性。